Gustavo de Abreu Becker – 2 Semestre Ciência da Computação

RESUMO EXPANDIDO

Análise comparativa entre as Arquiteturas RISC e CISC:

1. **Introdução:**

   A evolução das arquiteturas de processadores reflete a busca contínua pelo equilíbrio entre complexidade de silício, facilidade de programação e eficiência de execução. Historicamente, o projeto de conjuntos de instruções ISA dividiu-se em duas filosofias antagônicas: a arquitetura CISC, focada na densidade de código e na proximidade com linguagens de alto nível, e a RISC, orientada à simplicidade de decodificação e à máxima otimização do fluxo de execuções por ciclo de clok.

   Compreender o embate teórico e prático entre RISC e CISC é indispensável para o estudo da Arquitetura de Computadores. Essa diferenciação não apenas dita restrições clássicas de compiladores de hardware, mas também elucida como processadores contemporâneos resolveram o gargalo de memória e os limites de consumo energético.

CISC (Complex Instruction Set Computer):

A arquitetura CISC surgiu em um período no qual a memória principal (DRAM) era escassa, lenta e cara, enquanto os compiladores eram iniciais. O objetivo era transferir a complexidade de programação para o hardware: com uma única instrução complexa decodificada internamente via microcódigo, realizavam-se operações aritméticas compostas com acesso direto à memória:

Conjunto e Tamanho de Instruções: Instruções altamente heterogêneas com comprimento variável (por exemplo, de 1 a 15 bytes no x86), contendo múltiplos campos opcionais (prefixos, opcodes, deslocamento e imediatos).

Ciclos de execução e Modos de endereçamento: Múltiplos ciclos de clock por instrução. A arquitetura dispõe de modos de endereçamento complexos (como base + índice escalado + deslocamento), permitindo que instruções manipulem dados diretamente na RAM sem carrega-los previamente.

Registradores e Hardware: Banco de registradores reduzido e especializado. A lógica de controle é complexa e baseada em microprogramação, encarecendo a área de silício e o consumo térmico.

RISC (Reduced Instruction Set Computer)

Proposta na década de 1980 por pioneiros como David Patterson e John Hennessy, a abordagem RISC demonstrou que a maioria das instruções complexas do CISC raramente era gerada por compiladores modernos. A premissa central é reduzir a ISA a operações primitivas, previsíveis e de alta velocidade.

Arquitetura Load/Store: O processador não realiza operações aritméticas ou lógicas diretamente sobre a memória. Todas as manipulações ocorrem estritamente entre registradores; apenas as instruções explícitas de carga (LOAD) e armazenamento (STORE) acessam a hierarquia da memória.

Tamanho e Ciclos: Instruções de tamanho fixo (frequentemente 32 bits), o que viabiliza decodificadores de hardware cabeados extremamente simples e rápidos. O objetivo arquitetural primário é atingir CPI (Cycles Per Instruction) próximo a 1.

Registradores e Pipeline: Amplo banco de registradores de propósito geral, minimizando acesso à memória. O formato uniforme e ortogonal das instruções permite a implementação de estágios de pipeline balanceados, eliminando descompassos estruturais no fluxo de busca (fetch), decodificação (decode) e execução (execute).

Comparação entre RISC e CISC

CARACTERÍSTICAS	RISC	CISC
Conjunto de Instruções	Reduzido, ortogonal e com operações elementares.	Amplo, contendo centenas de instruções especializadas.
Complexidade das instruções	Simples: operações primitivas register-to-register.	Complexa: executa operações de múltiplos passos em uma instrução
Tamanho das instruções	Fixo (geralmente 32 bits)	Variável (1 a 15 bytes no x86)
Número de registradores	Elevado (Geralmente >= 32)	Reduzido (8 a 16)
Modos de endereçamento	Poucos e diretos	Múltiplos e complexos
Pipeline	Altamente eficiente, simétrico e fácil de sincronizar.	Difícil de implementar nativamente devido a ciclos e tamanhos variáveis.
Complexidade de hardware	Baixa na decodificação, foco em pipelines rápidos.	Alta , decodificadores densos com suporte a microcódigo.
Desempenho	Otimizado via alto throughput de instruções e altas frequências.	Alta densidade de trabalho por instrução nas penalizado em latências.
Consumo de energia	Significativamente menor	Mais elevado devido à sobrecarga de decodificação.
Compiladores	Complexos, responsáveis por escalonamento e alocação de registradores.	Mias simples quanto à geração inicial, código binário denso e compacto.
Aplicações	Dispositivos móveis, sistemas embarcados, IoT, datacenters energeticamente eficientes.	Computação pessoal (desktop, laptops corporativos) estação de trabalho e servidores legados:
Exemplos de processadores	ARM Cortex, Apple Silicon (M1/M2/M3), RISC-V, MIPS.	Intel Core (i3, i5, i7), Intel Xeon, ADM Ryzem, ADM Epyc.

Comparação entre RISC e CISC

A divisão histórica centrou-se na equação fundamental de desempenho

Tempo de Execução = Contagem de Instruções x CPI x Tempo de Clock.

O modelo CISC priorizou a redução da Contagem de Instruções ao custo de elevar o CPI e a complexidade do circuito. O modelo RISC atacou frontalmente o CPI e o Tempo de Clock, aceitando um aumento moderado na contagem de instruções gerada pelo compilador. Na prática, a eliminação de microcódigos complexos permitiu que as primeiras gerações RISC superassem processadores CISC contemporâneos em vazão de instruções e tempo total de ciclo.

Exemplos de Arquiteturas e Processadores

Família x86 / x86-64 (CISC)

Desenvolvida pela Intel a partir do 8086 e estendida pela AMD (AMD64), a arquitetura x86 é o padrão dominante em computadores pessoais e servidores corporativos. Caracteriza-se pela retrocompatibilidade de software mantida por mais de quatro décadas, acomodando extensões contínuas (SSE, AVX-512) mantendo instruções legadas de largura variável.

Arquitetura ARM (RISC)

Projetada com ênfase estrita na relação desempenho por Watt, a arquitetura ARM domina o ecossistema de smartphones (smartphones Android, iPhones) e expandiu-se com sucesso para computadores de alto desempenho e servidores através da microarquitetura ARMv8/v9 (ex.: chips Apple M-Series e processadores AWS Graviton). Seu ecossistema baseia-se em licenciamento de IP, pipeline balanceado e conjuntos auxiliares como Thumb/Thumb-2.

RISC-V (RISC Aberto)

Criada na Universidade da Califórnia em Berkeley, a ISA RISC-V representa uma quebra de paradigma por ser uma especificação aberta, modular e livre de royalties. Composta por uma ISA base inteira minimalista (RV32I/RV64I) e módulos padronizados opcionais (extensões para multiplicação, ponto flutuante, vetores e segurança), tornou-se o padrão emergente para semicondutores customizados, automotivo, inteligência artificial e aceleração em borda (edge computing).

A Dissolução da Fronteira nos Processadores Modernos

A distinção canônica entre RISC e CISC não permanece tão rígida nos processadores modernos quanto era em suas primeiras gerações. A evolução da microeletrônica forçou uma convergência microarquitetural:

Núcleos CISC Híbridos:
Desde a introdução do Intel Pentium Pro e das arquiteturas subsequentes da AMD, os processadores x86 modernos operam como processadores híbridos. Externamente, eles expõem uma ISA CISC para preservar a compatibilidade de software compilado há décadas; internamente, o hardware decodifica as instruções x86 complexas em operações curtas e de tamanho fixo, semelhantes a instruções RISC, chamadas micro-operações. Essas micro-operações são então despachadas para uma fila de execução superescalar, fora de ordem (out-of-order), especulativa e altamente paralela.

Evolução do RISC rumo à Complexidade:
Paralelamente, processadores RISC de alta performance (como a linha Apple Silicon e os núcleos ARM Cortex-X) deixaram para trás a simplicidade estrita. Eles incorporaram extensões complexas de vetorização (SVE2, Neon), predição de desvios baseada em redes neurais e decodificadores ultra-largos (8 a 10 vias), demandando áreas substanciais de silício e subsistemas de controle sofisticados.

Diferenças Remanescentes:
Apesar da convergência no núcleo de execução (backend), o formato da ISA (frontend) ainda impõe custos reais. Decodificar instruções CISC de tamanho variável exige blocos decodificadores maiores, gerando maior dissipação térmica inicial se comparado aos decodificadores diretos e paralelos de ISAs com tamanho fixo (RISC), o que preserva a liderança da ARM e do RISC-V em cenários com restrições térmicas severas.

Portanto, a polarização teórica "RISC versus CISC" migrou do nível da organização do hardware para o nível de trade-offs de engenharia: decodificação flexível com sobrecarga energética (CISC/x86) contra simplicidade estrutural de decodificação e eficiência por Watt (RISC/ARM/RISC-V).

Conclusão

A comparação entre as filosofias RISC e CISC evidencia diferentes abordagens para resolver o compromisso entre complexidade de silício e expressividade de software. O modelo CISC consolidou-se pela viabilidade comercial e garantia ininterrupta de compatibilidade de código binário em larga escala, enquanto o modelo RISC estabeleceu os alicerces teóricos para o avanço dos compiladores, pipelining eficiente e semicondutores de baixo consumo.

Atualmente, ambas as abordagens coexistem em sinergia técnica: o silício de alta densidade permitiu que processadores CISC adotassem núcleos internos com características RISC, ao mesmo tempo em que processadores RISC de última geração assumiram estruturas de controle complexas para maximizar IPC (Instructions Per Cycle). O critério de escolha contemporâneo transcende rótulos acadêmicos estritos, orientando-se pelo perfil da carga de trabalho, limitações térmicas de empacotamento e custo de licenciamento do ecossistema de software.

Referências:

HENNESSY, John L.; PATTERSON, David A. Arquitetura de Computadores: Uma Abordagem Quantitativa. 5. ed. Rio de Janeiro: Elsevier, 2014.

PATTERSON, David A.; HENNESSY, John L. Organização e Projeto de Computadores: A Interface Hardware/Software. 5. ed. Rio de Janeiro: Elsevier, 2017.

STALLINGS, William. Arquitetura e Organização de Computadores. 10. ed. São Paulo: Pearson Education do Brasil, 2017.

TANENBAUM, Andrew S.; AUSTIN, Todd. Organização Estruturada de Computadores. 6. ed. São Paulo: Pearson Prentice Hall, 2013.

WATERMAN, Andrew; ASANOVIĆ, Krste. The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Document Version 2.2. EECS Department, University of California, Berkeley, Tech. Rep. UCB/EECS-2017-156, 2017.